Yamasaki Lab

このたび、電波新聞にて「ノンストッププロセッサ」に関する記事が掲載されました。

記事では、本研究室が開発を進めるノンストッププロセッサの特長や今後の展望について取り上げられています。

↓掲載記事

https://dempa-digital.com/article/694131

↓Yahoo!ニュース掲載ページ

https://news.yahoo.co.jp/articles/a75f17c8a2d8a08dae99a0ef754c8784202728b8

2025年8月21日(木)、22日(金)に東京ビッグサイトにて開催される大学見本市2025～イノベーション・ジャパンに「ノンストッププロセッサ・分散リアルタイム処理用プロセッサ」というテーマで出展をします。

大学見本市2025の詳細についてはこちらをご参照ください。

中別府君がシステム・アーキテクチャ(ARC)研究会 若手奨励賞を受賞しました。

・中別府将太, 山﨑信行, “MTJベースの不揮発性デバイスを用いたノンストッププロセッサ”, ARC研究会, 2024年 3月

和田君、武藤君、佐貫君が第252回システム・アーキテクチャ・第208回システムとLSIの設計技術・第68回組込みシステム合同研究発表会(ETNET2025)にて口頭発表を行いました。

URL: https://www.ipsj.or.jp/kenkyukai/event/arc252sldm208emb68.html

3月18日(火) 09:00-10:20 【CPSY+DC】高信頼性
(2) エラーフリーPOF用軽量Codecの設計
和田 光平、山﨑 信行

3月18日(火) 10:35-12:35 【ARC+CPSY】プロセッサ・アーキテクチャ
(4) RISC-V ISAを用いたGPGPUのCompute Unitの設計
武藤 圭汰、山﨑 信行
(5) IPC制御可能なRMT Processor用Hypervisor iRMTvisorの設計と実装
佐貫 陽香、山﨑 信行

佐藤君、山澤君が The Twelfth International Symposium on Computing and Networking (CANDAR2024) にて口頭発表を行いました。

URL: https://is-candar.org/

November 27th (Wed) 13:30-15:10
“A Learning-based Control Scheme for Prioritized SMT Processor”, Kaname Sato and Nobuyuki Yamasaki

November 28th (Thu) 10:45-12:25
“Context Cache for Multicore RISC-V Processor”, Akira Yamazawa, Tsutomu Itou, Kazutoshi Suito and Nobuyuki Yamasaki

2024年11月20日（水）〜22日（金）にパシフィコ横浜で開催されるイノベーションの社会実装を加速させるエッジテクノロジー総合展（通称：EdgeTech+ 2024）に、山﨑研究室のプロジェクトが出展されます。

EdgeTech+はエッジテクノロジーに新たなプラスで顧客起点の価値創出を実現するイベントです。事業変革を推進するための最新技術とつながることのできる総合展ですので是非お越しください。

EdgeTech+ 2024の詳細については、こちらをご覧ください。

山﨑研究室のブースについては、こちらをご覧ください。

2024年8月22日(木)、23日(金)に東京ビッグサイトで行われた大学見本市2024～イノベーション・ジャパンに「組込みシステム用ノンストッププロセッサ/SoC/SiP」というテーマで出展しました。

大学見本市2024の詳細についてはこちらをご参照ください。

7月25日(木)、26(金)に研究室合宿を実施しました。
今年は栃木県の那須高原に行き、アスレチックやバーベキュー、釣りを楽しみました。

中別府君、野尻君、山澤君、が第248回システム・アーキテクチャ・第205回システムとLSIの設計技術・第65回組込みシステム合同研究発表会（ETNET2024）にて口頭発表を行いました。

URL: https://www.ipsj.or.jp/kenkyukai/event/arc248sldm205emb65.html

3月21日 (木) 09:00 – 10:40 【CPSY+ARC】効率化、省電力化
(2) MTJベースの不揮発性デバイスを用いたノンストッププロセッサ
中別府将太、山﨑信行

3月22日 (金) 09:00 – 10:40 【CPSY+ARC】プロセッサ・アーキテクチャ
(17) リアルタイムシステム向けRISC-V SMTプロセッサの設計
野尻悠太、山﨑信行
(19) マルチコアRISC-Vプロセッサ用コンテキストキャッシュの設計
山澤彪、伊藤務、水頭一壽、山﨑信行

B3向け研究室紹介ページを公開しました。
B3の方は是非一度、研究室説明会にお越しください！

説明会は以下の日程で開催します！
詳細はB3向け研究室紹介ページで確認お願いします。

• 10/26(木) 18:10~19:45 @矢上キャンパス 26-109/オンライン
• 10/31(火) 18:10~19:15 @矢上キャンパス 26-109/オンライン
• 11/07(火) 18:30~19:45 @K2キャンパス K-202/オンライン
• 11/13(月) 18:10~19:45 @矢上キャンパス 26-109/オンライン

オンラインのリンクはこちら